返回上层

简单描述:

PLC晶圆

详细介绍:

 

40-1  PLC晶圆.jpg

 

40-2   PLC晶圆.jpg

 

 

 

ITEM

Pitch

Commodity & Des

Dimensions(mm)

Effective figures

Premium Grade Chip

Yieid(%)

Effective figures
  ×Yield

Optical Specifications

1×2 Channel
  PLC Splitter Wafer

Full(250um)

W(±0.2)
  L(±0.5)
  H(±0.2)

1.80
  8.50
  2.00

800

90%

720

I.L
  UNI
  PDL

3.5dB
  0.5dB
  0.15dB

1×4 Channel
  PLC Splitter Wafer

Full(250um)

W(±0.2)
  L(±0.5)
  H(±0.2)

2.30
  9.00
  2.00

580

90%

522

I.L
  UNI
  PDL

6.7dB
  0.5dB
  0.15dB

1×8 Channel
  PLC Splitter Wafer

Full(250um)

W(±0.2)
  L(±0.5)
  H(±0.2)

2.30
  12.00
  2.00

450

90%

405

I.L
  UNI
  PDL

9.8dB
  0.6dB
  0.2dB

1×8 Channel
  PLC Splitter Wafer

Half(127um)

W(±0.2)
  L(±0.5)
  H(±0.2)

2.30
  9.50
  2.00

570

90%

513

I.L
  UNI
  PDL

9.8dB
  0.6dB
  0.2dB

1×16 Channel
  PLC Splitter Wafer

Half(127um)

W(±0.2)
  L(±0.5)
  H(±0.2)

2.60
  13.50
  2.00

330

85%

280

I.L
  UNI
  PDL

13.0dB
  0.7dB
  0.2dB

1×32 Channel
  PLC Splitter Wafer

Half(127um)

W(±0.2)
  L(±0.5)
  H(±0.2)

4.50
  18.00
  2.00

150

80%

120

I.L
  UNI
  PDL

16.2dB
  1.0dB
  0.2dB

1×64 Channel
  PLC Splitter Wafer

Half(127um)

W(±0.2)
  L(±0.5)
  H(±0.2)

9.30
  25.00
  2.00

49

75%

37

I.L
  UNI
  PDL

19.5dB
  1.5dB
  0.2dB

2×16 Channel PLC Splitter   Wafer

Half(127um)

W(±0.2)
  L(±0.5)
  H(±0.2)

2.60
  19.00
  2.00

230

75%

172

I.L
  UNI
  PDL

13.5dB
  1.5dB
  0.25dB

2×32 Channel PLC Splitter   Wafer

Half(127um)

W(±0.2)
  L(±0.5)
  H(±0.2)

4.50
  23.00
  2.00

110

75%

82

I.L
  UNI
  PDL

17.0dB
  1.5dB
  0.25dB

 

设备

全系列采用日韩进口设备
 

40-3   PLC晶圆.jpg


1xn PLC Splitter Chip
Specifications:
 41-1 1xn PLC Splitter Chip.jpg

2xn PLC Splitter Chip
Specifications:
 41-2  2xn PLC Splitter Chip.jpg

PLC Splitter Chip光学特性
Specifications:

 41-3  PLC Splitter Chip光学特性.jpg


芯片PCT测试
芯片PCT(Pressure Cooker Test)测试,采用业界最严谨的测试条件,
确保芯片胶合制程之稳定性,条件如下:

湿度:100% 
温度:120℃
压力:0.11MPa
时间:99个小时
Oven:100℃ 60分钟
前处理:无
UV硬化:10分钟
Epoxy量:0.7g


无水分穿透现象

41-4  无水分穿透现象.jpg